PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-072352

(43)Date of publication of application: 14.04.1986

(51)Int.Cl.

G06F 15/06

G06F 9/46

G06F 15/16

(21)Application number: 59-195042

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

18.09.1984


(72)Inventor: MATSUYAMA MASAKAZU


(54) 1-CHIP MICROPROCESSOR

(57)Abstract:

PURPOSE: To attain the transfer of data at a high speed between an external microprocessor and a 1-chip microprocessor, by using a control circuit which delivers a memory access changeover signal and a signal that stops the internal actions.

CONSTITUTION: An external microprocessor 24 outputs a selection signal 13 at an optional time point, and a control circuit 12 in a 1-chip microprocessor 1 delivers a wait signal 11 and a memory access switch signal 10. A CPU2 is put under a waiting state for execution of instruction by the signal 11. A selection circuit 9 works with the signal 10, and the external control signals of an external address bus 18, an external data bus 19 and a line 20 are connected to an internal memory 3. Then the processor 24 switches the external control signal to the read-out direction to read the result of processing out of the memory 3 of the processor 1 via the buses 18 and 19.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 公 開 特 許 公 報 (A)

昭61-72352

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)4月14日

G 06 F 15/06 9/46 15/16

7343-5B P-8120-5B J-6619-5B

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

1チップマイクロプロセッサ

②特 願 昭59-195042

郊出 願 昭59(1984)9月18日

⑦発 明 者

松山

雅一

門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人

松下電器産業株式会社

門真市大字門真1006番地

30代 理 人

弁理士 中尾 敏男

外1名

明细 曹

1. 発明の名称

1 チップマイクロプロセッサ

2、特許請求の範囲

内部メモリと、外部から前記内部メモリをアクセスすることを示す信号が入力されている間、メモリアクセス切換え信号を出力する制御回路と、部動作を停止させる信号を出力する制御回路と、が部メモリアクセス切換え信号により前記内部が一場と接続していた内部アドレスパスと内部からの読出し書込みを指定する外部プータパスと外部からの読出し書込みを指定する外部プータパスと外部からの読出し書込みを指定する外部コントロール信号に切換える選択回路を設けたことを特徴とする1チップマイクロプロセッサ。

3、発明の詳細な説明

産業上の利用分野

本発明は、さまざまな分野で用いられる1チップマイクロプロセッサに関するものである。

従来例の構成とその問題点

近年、1チップマイクロプロセッサの産業界への進出は目ざましいものがあり、さまざまな分野で用いられるようになった。また処理の複雑化に伴ない複数のマイクロブロセッサを用いて処理を 分担させる必要が生じてきた。

インである。

以上のように構成された1チップマイクロプロセッサと他のマイクロプロセッサを接続し、処理を分担させる場合について以下にその動作を説明する。

1 チップマイクロプロセッサ1 で処理したデータを外部に設けたマイクロプロセッサで用いる場合、また外部に設けたマイクロプロセッサで処理したデータを1 チップマイクロプロセッサ1 で用いる場合、そのデータのやりとりには1/0ポート4より外部のプロセッサにデータを出力し、また、1/0ポート4に外部のプロセッサからデータを入力することによる。

しかし前記のような方法では、データのやりとりにエ/ロボートを介し、その処理速度はCPU 2に依存するため高速でのデータのやりとりが困難であり。またエ/ロボート4が1チップマイクロブロセッサ1と外部に設けたマイクロブロセッサのデータのやりとりに占有されるため、他の目的に使用できないという欠点を有していた。

る選択回路から構成されている。

この構成によって、外部に設けたマイクロブロ セッサから前記1チップマイクロプロセッサの内 部メモリをアクセスすることを示す個号が入力さ れているあいだ、前記制御回路から前記1チップ マイクロブロセッサの内部動作を停止させる信号 とメモリアクセス切換え信号が出力される。前記 の内部動作を停止させる信号により前記1チップ マイクロプロセッサは処理を中断する。また前記 メモリアクセス切換え信号により、前記の内部メ モリと接続していた前記内部アドレスパスと前記 内部データパスと前記内部コントロール信号を、 前記外部アドレスパスと前記外部データパスと前 記外部コントロール信号との接続に切換える。こ れにより前記の外部に設けたマイクロプロセッサ は、前記外部アドレスパスと前記外部データパス と前記外部コントロール信号を用いて、前記1チ ップマイクロプロセッサの内部メモリを直接アク セスできることになる。

実施例の説明

発明の目的

本発明は、前記欠点に鑑み、1 チップマイクロプロセッサの内部メモリを、外部に設けたマイクロプロセッサから直接アクセスすることにより、外部に設けたマイクロプロセッサと1 チップマイクロプロセッサとのあいだで高速のデータのやりとりを可能とした1 チップマイクロプロセッサを供給するものである。

発明の構成

以下本発明の一実施例について、図面を参照しながら説明する。

第2図は本発明の実施例における1チップマイ クロプロセッサの構成を示すものである。

第2図において1は1チップマイクロブロセッサ、2はCPU、3は内部メモリ、4はI/Oポート、5は外部I/O端子、6は内部アドレスパス、7は内部データパス、8は内部コントロール信号の加わるラインであり、これらは第1図の構成のものと同じである。

9はメモリアクセス切換を信号により内部メモリ3のアドレスパスとデータパスとコントロール信号を、内部アドレスパス 8 と内部データパスス 7 とライン 8、または外部コントロール信号の加わるライン 2 0 のどちらか一方と接続する選択回路であり、1 0 は選択回路 9 を切換えるメモリアクセス切換を信号の加わるライン、1 1 は C P U 2 に対してウェイト状態を要求するウェイト信号の加わるライン、1 2 はメモリアクセス切換を信号

ウェイト信号を発生する制御回路である。13は 制御回路12にメモリアクセス切換を信号とと選択信号の発生を要求する選択信号、14は選択信号の発生を要求打信号入力端子、15は外部データパス端子、16は外部データパスは15は外部データパスは15、15、16号のパスパカの。また18は外部アドレスのある。19は外部アトレスパカの。また20は外部コントローレスのは外部データパス、20は外部コントローレスのは外部データパス、20は外部コントローレスのは今のかるラインである。23はコンスに接続される。21、22、23は内部メモリ3に接続される。

以上のように構成された1チップマイクロプロセッサにおいて、第3図に示すように外部マイクロプロセッサと接続を行う。第3図において、1は本発明の1チップマイクロプロセッサであり、5は外部I/O端子、14は週択信号入力端子、15は外部アドレスパス端子、16は外部データ

セッサについて以下にその動作を説明する。

まず1チップマイクロブロセッサ1は、内部メ モリ3亿格納されているプログラムにしたがって 処理を行う。この処理の結果は、内部メモリ3に 格納するようにプログラムしておく。一方外部マ イクロプロセッサ24は任意の時間に選択信号13 を出力し、1チップマイクロブロセッサ1に対し て内部メモリるをアクセスすることを要求する。 この選択信号13により、1チップマイクロプロ セッサ1の内部にある制御回路12からウェイト 信号11とメモリアクセス切換え信号10が出力 される。ウェイト信号11亿より、CPU2は命 令與行待ち状態になる。一方メモリアクセス切換 え信号10により選択回路9がはたらき、内部メ モリ3と接続していた内部アドレスパス6と内部 データバスァと内部コントロール信号8を切断し、 外部アドレスパス18と外部データパス19とラ イン20の外部コントロール信号を内部メモリ3 と接続する。次に外部マイクロプロセッサ24は、 ライン20の外部コントロール信号20を読出し

パス端子、17は外部コントロール信号入力端子 であり、これらは第2図で示したものと同じであ る。

また24は1チップマイクロプロセッサ1の外 部に設けた外部マイクロプロセッサであり、18 は1チップマイクロプロセッサ1と外部マイクロ プロセッサ24のアドレス信号を接続する外部ア ドレスパス、19は1チップマイクロブロセッサ 1と外部マイクロプロセッサ24のデータ信号を 接続する外部データパス、20は1チップマイク ロプロセッサ1と外部マイクロプロセッサ24の コントロール信号を接続する外部コントロール信 号である。また13は外部マイクロプロセッサ24 から出力され、1チップマイクロプロセッサ1に 入力する選択信号であり、この信号が出力されて いる間、1チップマイクロプロセッサ1の内部メ モリ3は、1チップマイクロプロセッサ1の外部 すなわち外部マイクロプロセッサ24よりアクセ スすることができる。

以上のように構成された1チップマイクロプロ

方向に切換えて外部アドレスパス18かよび外部 データパス19を介して、1チップマイクロプロ セッサ1の内部メモリ3に格納された処理の結果 を読み出す。この読み出しが完了した後、外部マ イクロプロセッサ24はライン13の選択信号を オフすることにより、制御回路12より出力され ているメモリアクセス切換え信号がオフし、これ により選択回路9が切り換わり内部メモリると接 続していた外部アドレスパス18と外部データバ ス19と外部コントロール信号20を切断し、内 部ナドレスパス6と内部データパスてとライン8 の内部コントロール信号を内部メモリると接続す る。一方制御回路12より出力しているライン11 のウェイト信号も、ライン10メモリアクセス切 換え信号と同様にオフすることにより、CP U2 はウェイト状態が解除され、実行を再開する。

また別の動作例として、1 チップマイクロブロセッサ 1 の内部メモリ 3 に格納されているプログラムを、内部メモリ3の中に設定したパラメータを参照して処理を行うようにプログラムしてむけ

ば、外部マイクロブロセッサ24により、任意の時間に選択信号13を出力し1チップマイクロブロセッサ1の内部メモリ3にパラメータを設定する。このパラメータを随時変更することにより、柔軟なデータ処理が可能となる。

なお第3図は1個の1チップマイクロプロセッサと外部マイクロプロセッサを接続した例であるが複数個の1チップマイクロプロセッサを接続できることは貫りまでもない。

また第3図において、外部マイクロプロセッサ 24のかわりに、ダイレクトメモリアクセスコン トローラ(DMAコントローラ)を使用してもよい。

発明の効果

以上のように本発明の1 チップマイクロプロセッサは、内部メモリと、外部から前記内部メモリをアクセスすることを示す信号が入力されている間、メモリアクセス切換え信号を出力する制御回路に内部動作を停止させる信号を出力する制御回路と、前記メモリアクセス切換え信号により前記内

CPU、3……内部メモリ、4……I/Oボート、5……外部I/O端子、6……内部フドレスバス、7……内部データバス、8……内部コントロール信号、9……選択回路、1〇……メモリアクセス切換を信号、11……ウェイト信号、12……制御回路、13……選択信号、14……選択信号入力端子、15……外部フドレスバス端子、16……外部アドレスバスは19……外部データバス、20……外部フドレスバス、19……外部データバス、20……外部コントロール信号、21……アドレスバス、22……データバス、23……コントロール信号、24……外部マイクロプロセッサ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


部メモリと接続していた内部アドレスパスと内部の協出しなみを指定と外のの協出しなみを指定と外のの協出しなるといると外の部で、外部として、外部として、生力のは、他のマイクロブマイクロがに、かった、他のマイクロブマイクロがに、かった、他のマイクロブマイクロができる。 1 チャントをでの内部メモリをエノのボータでである。 外部とりをでは、ないできるため、その東用的効果は大なるものがある。

4、図面の簡単な説明


第1図は従来のマイクロブロセッサのプロック図、第2図は本発明の一実施例による1チップマイクロブロセッサのプロック図、第3図は本発明の1チップマイクロブロセッサと、他のマイクロブロセッサを接続した具体的な利用例を示す図である。

1 ……1 チップマイクロプロセッサ、2 ……

第 1 図



邦 2 図



2A 3 F2A

